汽配人首頁 > 問答首頁

如何用JK觸發(fā)器設(shè)計計數(shù)器

著急，需要電路圖，請大家?guī)兔?/dt>: 問提問者：網(wǎng)友 | 2017-03-03

最佳回答

3)按計數(shù)增減分:加法計數(shù)器,減法計數(shù)器,加/減法計數(shù)器. 7.3.1 異步計數(shù)器一,異步二進制計數(shù)器 1,異步二進制加法計數(shù)器分析圖7.3.1 由JK觸發(fā)器組成的4位異步二進制加法計數(shù)器. 分析方法:由邏輯圖到波形圖(所有JK觸發(fā)器均構(gòu)成為T/ 觸發(fā)器的形式,且后一級觸發(fā)器的時鐘脈沖是前一級觸發(fā)器的輸出Q),再由波形圖到狀態(tài)表,進而分析出其邏輯功能. 2,異步二進制減法計數(shù)器減法運算規(guī)則:0000-1時,可視為(1)0000-1=1111;1111-1=1110,其余類推. 注:74LS163的引腳排列和74LS161相同,不同之處是74LS163采用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時異步清零.C0=0 ②=1,=0時同步并行置數(shù). ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數(shù). ④==1且CPT·CPP=0時,計數(shù)器狀態(tài)保持不變. 4,反饋置數(shù)法獲得N進制計數(shù)器方法如下: ·寫出狀態(tài)SN-1的二進制代碼. ·求歸零邏輯,即求置數(shù)控制端的邏輯表達式. ·畫連線圖. (集成計數(shù)器中,清零,置數(shù)均采用同步方式的有74LS163;均采用異步方式的有74LS193,74LS197,74LS192;清零采用異步方式,置數(shù)采用同步方式的有74LS161,74LS160;有的只具有異步清零功能,如CC4520,74LS190,74LS191;74LS90則具有異步清零和異步置9功能.等等) 試用CT74LS161構(gòu)成模小于16的N進制計數(shù)器 5,同步二進制加/減計數(shù)器二,同步十進制加法計數(shù)器 8421BCD碼同步十進制加法計數(shù)器電路分析三,集成同計數(shù)器 1,集成十進制同步加法計數(shù)器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時異步清零.C0=0 ②=1,=0時同步并行置數(shù). ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數(shù). ④==1且CPT·CPP=0時,計數(shù)器狀態(tài)保持不變. 2.集成十進制同步加/減計數(shù)器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數(shù)器小結(jié): 集成十進制同步加法計數(shù)器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數(shù)器,而74161和74163是4位二進制(16進制)同步加法計數(shù)器.此外,74160和74162的區(qū)別是,74160采用的是異步清零方式,而74162采用的是同步清零方式. 74190是單時鐘集成十進制同步可逆計數(shù)器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鐘集成十進制同步可逆計數(shù)器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數(shù)器的級聯(lián)獲得大容量N進制計數(shù)器計數(shù)器的級聯(lián)是將多個計數(shù)器串接起來,以獲得計數(shù)容量更大的N進制計數(shù)器. 1,異步計數(shù)器一般沒有專門的進位信號輸出端,通?？梢杂帽炯壍母呶惠敵鲂盘栻?qū)動下一級計數(shù)器計數(shù),即采用串行進位方式來擴展容量. 舉例:74LS290 (1)100進制計數(shù)器 (2)64進制計數(shù)器 2,同步計數(shù)器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅(qū)動下一級計數(shù)器計數(shù).同步計數(shù)器級聯(lián)的方式有兩種,一種級間采用串行進位方式,即異步方式,這種方式是將低位計數(shù)器的進位輸出直接作為高位計數(shù)器的時鐘脈沖,異步方式的速度較慢.另一種級間采用并行進位方式,即同步方式,這種方式一般是把各計數(shù)器的CP端連在一起接統(tǒng)一的時鐘脈沖,而低位計數(shù)器的進位輸出送高位計數(shù)器的計數(shù)控制端. 舉例:74161 (1)60進制 (2)12位二進制計數(shù)器(慢速計數(shù)方式) 12位二進制計數(shù)器(快速計數(shù)方式) 7.4 寄存器和移位寄存器寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的.一個觸發(fā)器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發(fā)器來構(gòu)成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能并行送入數(shù)據(jù),需要時也只能并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移,數(shù)據(jù)既可以并行輸入,并行輸出,也可以串行輸入,串行輸出,還可以并行輸入,串行輸出,串行輸入,并行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器概念:在數(shù)字電路中,用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么,只要送數(shù)控制時鐘脈沖CP上升沿到來,加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,異步清零.即有: (2)送數(shù).CR=1時,CP上升沿送數(shù).即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內(nèi)容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器四位右移寄存器: 時鐘方程: 驅(qū)動方程: 狀態(tài)方程: 右移位寄存器的狀態(tài)表: 輸入現(xiàn)態(tài) 次態(tài) 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續(xù)輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數(shù)碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串行輸入工作,此后可從Q0～Qn-1端獲得并行的n位二進制數(shù)碼,再用n個CP脈沖又可實現(xiàn)串行輸出操作. 若串行輸入端狀態(tài)為0,則n個CP脈沖后,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態(tài) 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 異步清零保持右移左移并行輸入 7.4.3 移位寄存器的應(yīng)用一,環(huán)形計數(shù)器 1,環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連, 構(gòu)成一個閉合的環(huán). 結(jié)構(gòu)特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據(jù)起始狀態(tài)設(shè)置的不同,在輸入計數(shù)脈沖CP的作用下,環(huán)形計數(shù)器的有效狀態(tài)可以循環(huán)移位一個1,也可以循環(huán)移位一個0.即當(dāng)連續(xù)輸入CP脈沖時,環(huán)形計數(shù)器中各個觸發(fā)器的Q端或端,將輪流地出現(xiàn)矩形脈沖. 實現(xiàn)環(huán)形計數(shù)器時,必須設(shè)置適當(dāng)?shù)某鯌B(tài),且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致(即不能全為""1""或""0""),這樣電路才能實現(xiàn)計數(shù), 環(huán)形計數(shù)器的進制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n相等,即N=n 2,能自啟動的4位環(huán)形計數(shù)器狀態(tài)圖: 由74LS194構(gòu)成的能自啟動的4位環(huán)形計數(shù)器時序圖二,扭環(huán)形計數(shù)器 1,扭環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行反相輸出端相連,構(gòu)成一個閉合的環(huán). 實現(xiàn)扭環(huán)形計數(shù)器時,不必設(shè)置初態(tài).扭環(huán)形計數(shù)器的進制數(shù) N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n滿足N=2n的關(guān)系結(jié)構(gòu)特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態(tài)圖: 2,能自啟動的4位扭環(huán)形計數(shù)器 7.4.4 順序脈沖發(fā)生器在數(shù)字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發(fā)生器. 順序脈沖發(fā)生器也稱脈沖分配器或節(jié)拍脈沖發(fā)生器,一般由計數(shù)器(包括移位寄存器型計數(shù)器)和譯碼器組成.作為時間基準(zhǔn)的計數(shù)脈沖由計數(shù)器的輸入端送入,譯碼器即將計數(shù)器狀態(tài)譯成輸出端上的順序脈沖,使輸出端上的狀態(tài)按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環(huán)形計數(shù)器的輸出就是順序脈沖,故可不加譯碼電路即可直接作為順序脈沖發(fā)生器. 一,計數(shù)器型順序脈沖發(fā)生器計數(shù)器型順序脈沖發(fā)生器一般用按自然態(tài)序計數(shù)的二進制計數(shù)器和譯碼器構(gòu)成. 舉例:用集成計數(shù)器74LS163和集成3線-8線譯碼器74LS138構(gòu)成的8輸出順序脈沖發(fā)生器. 二,移位型順序脈沖發(fā)生器 ◎移位型順序脈沖發(fā)生器由移位寄存器型計數(shù)器加譯碼電路構(gòu)成.其中環(huán)形計數(shù)器的輸出就是順序脈沖,故可不加譯碼電路就可直接作為順序脈沖發(fā)生器. ◎時序圖: ◎由CT74LS194構(gòu)成的順序脈沖發(fā)生器見教材P233的圖7.4.6和圖7.4.7 7.5 同步時序電路的設(shè)計(略) 7.6 數(shù)字系統(tǒng)一般故障的檢查和排除(略) 本章小結(jié) 計數(shù)器是一種應(yīng)用十分廣泛的時序電路,除用于計數(shù),分頻外,還廣泛用于數(shù)字測量,運算和控制,從小型數(shù)字儀表,到大型數(shù)字電子計算機,幾乎無所不在,是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分. 計數(shù)器可利用觸發(fā)器和門電路構(gòu)成.但在實際工作中,主要是利用集成計數(shù)器來構(gòu)成.在用集成計數(shù)器構(gòu)成N進制計數(shù)器時,需要利用清零端或置數(shù)控制端,讓電路跳過某些狀態(tài)來獲得N進制計數(shù)器. 寄存器是用來存放二進制數(shù)據(jù)或代碼的電路,是一種基本時序電路.任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來,以便隨時取用. 寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數(shù)據(jù)只能并行輸入,并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移,數(shù)據(jù)可以并行輸入,并行輸出,串行輸入,串行輸出,并行輸入,串行輸出,串行輸入,并行輸出. 寄存器的應(yīng)用很廣,特別是移位寄存器,不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼,或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼,還可以很方便地構(gòu)成移位寄存器型計數(shù)器和順序脈沖發(fā)生器等電路. 在數(shù)控裝置和數(shù)字計算機中,往往需要機器按照人們事先規(guī)定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發(fā)出各種控制信號,而且要求這些控制信號在時間上有一定的先后順序.通常采取的方法是,用一個順序脈沖發(fā)生器來產(chǎn)生時間上有先后順序的脈沖,以控制系統(tǒng)各部分協(xié)調(diào)地工作. 順序脈沖發(fā)生器分計數(shù)型和移位型兩類.計數(shù)型順序脈沖發(fā)生器狀態(tài)利用率高,但由于每次CP信號到來時,可能有兩個或兩個以上的觸發(fā)器翻轉(zhuǎn),因此會產(chǎn)生競爭冒險,需要采取措施消除.移位型順序脈沖發(fā)生器沒有競爭冒險問題,但狀態(tài)利用率低. 由JK觸發(fā)器組成的4位異步二進制減法計數(shù)器的工作情況分析略. 二,異步十進制加法計數(shù)器由JK觸發(fā)器組成的異步十進制加法計數(shù)器的由來:在4位異步二進制加法計數(shù)器的基礎(chǔ)上經(jīng)過適當(dāng)修改獲得. 有效狀態(tài):0000——1001十個狀態(tài);無效狀態(tài):1010～1111六個狀態(tài). 三,集成異步計數(shù)器CT74LS290 為了達到多功能的目的,中規(guī)模異步計數(shù)器往往采用組合式的結(jié)構(gòu),即由兩個獨立的計數(shù)來構(gòu)成整個的計數(shù)器芯片.如: 74LS90(290):由模2和模5的計數(shù)器組成; 74LS92 :由模2和模6的計數(shù)器組成; 74LS93 :由模2和模8的計數(shù)器組成. 1.CT74LS290的情況如下. (1)電路結(jié)構(gòu)框圖和邏輯功能示意圖 (2)邏輯功能如下表7.3.1所示. 注:5421碼十進制計數(shù)時,從高位到低位的輸出為. 2,利用反饋歸零法獲得N(任意正整數(shù))進制計數(shù)器方法如下: (1)寫出狀態(tài)SN的二進制代碼. (2)求歸零邏輯(寫出反饋歸零函數(shù)),即求異步清零端(或置數(shù)控制端)信號的邏輯表達式. (3)畫連線圖. 舉例:試用CT74LS290構(gòu)成模小于十的N進制計數(shù)器. CT74LS290則具有異步清零和異步置9功能.講解教材P215的[例7.3.1]. 注:CT74LS90的功能與CT74LS290基本相同. 7.3.2 同步計數(shù)器一,同步二進制計數(shù)器 1.同步二進制加法計數(shù)器 2,同步二進制減法計數(shù)器 3,集成同步二進制計數(shù)器CT74LS161 (1)CT74LS161的引腳排列和邏輯功能示意圖注:74LS163的引腳排列和74LS161相同,不同之處是74LS163采用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時異步清零.C0=0 ②=1,=0時同步并行置數(shù). ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數(shù). ④==1且CPT·CPP=0時,計數(shù)器狀態(tài)保持不變. 4,反饋置數(shù)法獲得N進制計數(shù)器方法如下: ·寫出狀態(tài)SN-1的二進制代碼. ·求歸零邏輯,即求置數(shù)控制端的邏輯表達式. ·畫連線圖. (集成計數(shù)器中,清零,置數(shù)均采用同步方式的有74LS163;均采用異步方式的有74LS193,74LS197,74LS192;清零采用異步方式,置數(shù)采用同步方式的有74LS161,74LS160;有的只具有異步清零功能,如CC4520,74LS190,74LS191;74LS90則具有異步清零和異步置9功能.等等) 試用CT74LS161構(gòu)成模小于16的N進制計數(shù)器 5,同步二進制加/減計數(shù)器二,同步十進制加法計數(shù)器 8421BCD碼同步十進制加法計數(shù)器電路分析三,集成同計數(shù)器 1,集成十進制同步加法計數(shù)器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時異步清零.C0=0 ②=1,=0時同步并行置數(shù). ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數(shù). ④==1且CPT·CPP=0時,計數(shù)器狀態(tài)保持不變. 2.集成十進制同步加/減計數(shù)器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數(shù)器小結(jié): 集成十進制同步加法計數(shù)器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數(shù)器,而74161和74163是4位二進制(16進制)同步加法計數(shù)器.此外,74160和74162的區(qū)別是,74160采用的是異步清零方式,而74162采用的是同步清零方式. 74190是單時鐘集成十進制同步可逆計數(shù)器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鐘集成十進制同步可逆計數(shù)器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數(shù)器的級聯(lián)獲得大容量N進制計數(shù)器計數(shù)器的級聯(lián)是將多個計數(shù)器串接起來,以獲得計數(shù)容量更大的N進制計數(shù)器. 1,異步計數(shù)器一般沒有專門的進位信號輸出端,通?？梢杂帽炯壍母呶惠敵鲂盘栻?qū)動下一級計數(shù)器計數(shù),即采用串行進位方式來擴展容量. 舉例:74LS290 (1)100進制計數(shù)器 (2)64進制計數(shù)器 2,同步計數(shù)器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅(qū)動下一級計數(shù)器計數(shù).同步計數(shù)器級聯(lián)的方式有兩種,一種級間采用串行進位方式,即異步方式,這種方式是將低位計數(shù)器的進位輸出直接作為高位計數(shù)器的時鐘脈沖,異步方式的速度較慢.另一種級間采用并行進位方式,即同步方式,這種方式一般是把各計數(shù)器的CP端連在一起接統(tǒng)一的時鐘脈沖,而低位計數(shù)器的進位輸出送高位計數(shù)器的計數(shù)控制端. 舉例:74161 (1)60進制 (2)12位二進制計數(shù)器(慢速計數(shù)方式) 12位二進制計數(shù)器(快速計數(shù)方式) 7.4 寄存器和移位寄存器寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的.一個觸發(fā)器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發(fā)器來構(gòu)成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能并行送入數(shù)據(jù),需要時也只能并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移,數(shù)據(jù)既可以并行輸入,并行輸出,也可以串行輸入,串行輸出,還可以并行輸入,串行輸出,串行輸入,并行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器概念:在數(shù)字電路中,用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么,只要送數(shù)控制時鐘脈沖CP上升沿到來,加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,異步清零.即有: (2)送數(shù).CR=1時,CP上升沿送數(shù).即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內(nèi)容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器四位右移寄存器: 時鐘方程: 驅(qū)動方程: 狀態(tài)方程: 右移位寄存器的狀態(tài)表: 輸入現(xiàn)態(tài) 次態(tài) 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續(xù)輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數(shù)碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串行輸入工作,此后可從Q0～Qn-1端獲得并行的n位二進制數(shù)碼,再用n個CP脈沖又可實現(xiàn)串行輸出操作. 若串行輸入端狀態(tài)為0,則n個CP脈沖后,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態(tài) 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 異步清零保持右移左移并行輸入 7.4.3 移位寄存器的應(yīng)用一,環(huán)形計數(shù)器 1,環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連, 構(gòu)成一個閉合的環(huán). 結(jié)構(gòu)特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據(jù)起始狀態(tài)設(shè)置的不同,在輸入計數(shù)脈沖CP的作用下,環(huán)形計數(shù)器的有效狀態(tài)可以循環(huán)移位一個1,也可以循環(huán)移位一個0.即當(dāng)連續(xù)輸入CP脈沖時,環(huán)形計數(shù)器中各個觸發(fā)器的Q端或端,將輪流地出現(xiàn)矩形脈沖. 實現(xiàn)環(huán)形計數(shù)器時,必須設(shè)置適當(dāng)?shù)某鯌B(tài),且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致(即不能全為""1""或""0""),這樣電路才能實現(xiàn)計數(shù), 環(huán)形計數(shù)器的進制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n相等,即N=n 2,能自啟動的4位環(huán)形計數(shù)器狀態(tài)圖: 由74LS194構(gòu)成的能自啟動的4位環(huán)形計數(shù)器時序圖二,扭環(huán)形計數(shù)器 1,扭環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行反相輸出端相連,構(gòu)成一個閉合的環(huán). 實現(xiàn)扭環(huán)形計數(shù)器時,不必設(shè)置初態(tài).扭環(huán)形計數(shù)器的進制數(shù) N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n滿足N=2n的關(guān)系結(jié)構(gòu)特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態(tài)圖: 2,能自啟動的4位扭環(huán)形計數(shù)器 7.4.4 順序脈沖發(fā)生器在數(shù)字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發(fā)生器. 順序脈沖發(fā)生器也稱脈沖分配器或節(jié)拍脈沖發(fā)生器,一般由計數(shù)器(包括移位寄存器型計數(shù)器)和譯碼器組成.作為時間基準(zhǔn)的計數(shù)脈沖由計數(shù)器的輸入端送入,譯碼器即將計數(shù)器狀態(tài)譯成輸出端上的順序脈沖,使輸出端上的狀態(tài)按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環(huán)形計數(shù)器的輸出就是順序脈沖,故可不加譯碼電路即可直接作為順序脈沖發(fā)生器. 一,計數(shù)器型順序脈沖發(fā)生器計數(shù)器型順序脈沖發(fā)生器一般用按自然態(tài)序計數(shù)的二進制計數(shù)器和譯碼器構(gòu)成. 舉例:用集成計數(shù)器74LS163和集成3線-8線譯碼器74LS138構(gòu)成的8輸出順序脈沖發(fā)生器. 二,移位型順序脈沖發(fā)生器 ◎移位型順序脈沖發(fā)生器由移位寄存器型計數(shù)器加譯碼電路構(gòu)成.其中環(huán)形計數(shù)器的輸出就是順序脈沖,故可不加譯碼電路就可直接作為順序脈沖發(fā)生器. ◎時序圖: ◎由CT74LS194構(gòu)成的順序脈沖發(fā)生器見教材P233的圖7.4.6和圖7.4.7 7.5 同步時序電路的設(shè)計(略) 7.6 數(shù)字系統(tǒng)一般故障的檢查和排除(略) 本章小結(jié) 計數(shù)器是一種應(yīng)用十分廣泛的時序電路,除用于計數(shù),分頻外,還廣泛用于數(shù)字測量,運算和控制,從小型數(shù)字儀表,到大型數(shù)字電子計算機,幾乎無所不在,是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分. 計數(shù)器可利用觸發(fā)器和門電路構(gòu)成.但在實際工作中,主要是利用集成計數(shù)器來構(gòu)成.在用集成計數(shù)器構(gòu)成N進制計數(shù)器時,需要利用清零端或置數(shù)控制端,讓電路跳過某些狀態(tài)來獲得N進制計數(shù)器. 寄存器是用來存放二進制數(shù)據(jù)或代碼的電路,是一種基本時序電路.任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來,以便隨時取用. 寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數(shù)據(jù)只能并行輸入,并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移,數(shù)據(jù)可以并行輸入,并行輸出,串行輸入,串行輸出,并行輸入,串行輸出,串行輸入,并行輸出. 寄存器的應(yīng)用很廣,特別是移位寄存器,不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼,或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼,還可以很方便地構(gòu)成移位寄存器型計數(shù)器和順序脈沖發(fā)生器等電路. 在數(shù)控裝置和數(shù)字計算機中,往往需要機器按照人們事先規(guī)定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發(fā)出各種控制信號,而且要求這些控制信號在時間上有一定的先后順序.通常采取的方法是,用一個順序脈沖發(fā)生器來產(chǎn)生時間上有先后順序的脈沖,以控制系統(tǒng)各部分協(xié)調(diào)地工作. 順序脈沖發(fā)生器分計數(shù)型和移位型兩類.計數(shù)型順序脈沖發(fā)生器狀態(tài)利用率高,但由于每次CP信號到來時,可能有兩個或兩個以上的觸發(fā)器翻轉(zhuǎn),因此會產(chǎn)生競爭冒險,需要采取措施消除.移位型順序脈沖發(fā)生器沒有競爭冒險問題,但狀態(tài)利用率低. 參考資料：http://wlx.qzu.edu.cn/jp/word/第七章%20時序邏輯電路.doc: 回答者：網(wǎng)友

產(chǎn)品精選

我來回答